ارائه ­دهنده:

سجاد عیدی‌وندی


  استاد راهنما:

دکتر حاکم بیت‌الهی

هیات داوران:

 دکتر بردیا صفایی
 دکتر محسن سریانی

تاریخ دفاع: ۱۴۰۴/۰۳/۱۲

زمان: ۱۶:۰۰
      

مکان:  سالن سمینار دانشکده  کامپیوتر
 

چکیده
شبکه‌های عصبی پیچشی نقشی کلیدی در تحول حوزه‌هایی مانند دسته‌بندی تصاویر، شناسایی اشیاء و تشخیص چهره داشته‌اند. بااین‌حال، این شبکه‌ها به دلیل ساختار پیچیده و تعداد زیاد محاسبات و پارامترها، نیازمند منابع محاسباتی بالا و حافظه زیاد هستند. از این رو، مدل‌هایی که در ساختار از پیچش‌های عمقی-جداپذیر استفاده می‌کنند، به دلیل توانایی در کاهش قابل‌توجه تعداد وزن‌ها و عملیات محاسباتی با افت ناچیز در دقت، موردتوجه ویژه قرار گرفته‌اند. این ویژگی‌ها آن‌ها را به گزینه‌ای مناسب برای کاربردهای متنوع، به‌ویژه در محیط‌های محدود از نظر منابع مانند سامانه‌های تعبیه‌شده تبدیل کرده است.
در همین راستا، استفاده از آرایه‌ها‌ی دروازه‌ی میدانی برنامه‌پذیر در اجرای شبکه‌های عصبی پیچشی، مزایای قابل‌توجهی از جمله خصوصی‌سازی بیشتر در استفاده از سخت‌افزار و توانایی بهینه‌سازی مصرف انرژی نسبت به واحدهای پردازش گرافیکی ارائه می‌دهد که آن‌ها را به ابزاری ایده‌آل برای کاربردهای مبتنی بر دستگاه‌های تعبیه ‌شده لبه تبدیل می‌کند.
در این پژوهش، یک معماری نوآورانه و بهینه از نظر مصرف توان و منابع برای انجام محاسبات عمقی-جداپذیر معرفی شده است. عملکرد این طراحی، با اجرای شبکه MobileNetV۱ بررسی شده که ضمن حفظ عملکردی مناسب، استفاده بهینه‌ای از منابع سخت‌افزاری فراهم می‌آورد. به‌طور خاص، این معماری پیشنهادی با دستیابی به عملکرد ۵۴/۸ فریم بر ثانیه، از تنها ۱۶۴ واحد DSP، ۵۲ ماژول BRAM، ۸۶۸۷ واحد LUT، و ۶۳۵۳ واحد FF استفاده می‌کند. این طراحی که بر روی کیت توسعه ZedBoard با سامانه روی تراشه Zynq XC۷Z۰۲۰ پیاده‌سازی شده است، مصرف توان را به ۵۳/۲ وات محدود کرده است. ویژگی‌های این معماری که نشان‌دهنده کارایی بالا در استفاده از منابع و توانایی ارائه عملکرد در محیط‌های محدود از نظر منابع است، آن را به یک راه‌حل بهینه برای تسریع اجرای شبکه‌های عصبی پیچشی در بستر‌های آرایه‌ها‌ی دروازه‌ی میدانی برنامه‌پذیر

Abstract
Convolutional Neural Networks (CNNs) have transformed areas such as image classification and recognition, but they require substantial computational power and memory. Models that employ Depthwise Separable Convolution (DSC) are notable for their ability to significantly reduce the number of weights while preserving accuracy, thereby improving efficiency in various applications, particularly in resource-constrained environments. Leveraging Field-Programmable Gate Arrays (FPGAs) for CNNs in embedded systems provides enhanced performance and optimized resource utilization compared to Graphical Processing Units (GPUs), making them well-suited for such applications. This paper introduces a low-resource architecture for DSC computations that maintains commendable performance in embedded systems. Specifically, we present a low-power, resource-efficient design for DSCs in MobileNetV۱, enabling an embedded device to achieve a performance of ۸.۵۴ Frames Per Second (FPS) while using only ۱۶۴ DSPs and ۵۲ BRAMs, along with ۸,۶۸۷ LUTs and ۶,۳۵۳ FFs, resulting in a power consumption of ۲.۵۳W on a ZedBoard development kit featuring a Zynq XC۷Z۰۲۰ System on Chip (SoC).